CAT1161存儲器EPROM芯片參數(shù)和詳細講解

概述：CAT1161是CATALYST公司生產的EPROM存儲器芯片，雙列直插8腳封裝。

CAT1161實物外觀圖


該芯片有以下特點
1.看門狗功能
2.400kHz I2C bus compatible
2.7V to 6.0V operation
3.Low power CMOS technology
16-Byte page write buffer
4.Built-in inadvertent write protection
— VCC lock out
— Write protect pin, WP
5.Active high or low reset
— Precision power supply voltage monitor
— 5V, 3.3V and 3V systems
— Five threshold voltage options

6.1,000,000 Program/Erase cycles
Manual Reset
7.100 Year data retention
8.8-pin DIP or 8-pin SOIC
9.Commercial and industrial temperature ranges

CAT1161引腳功能圖


CAT1161內部方框圖


CAT1161詳細講解：
CAT1161內部有16K位的EEPROM(2048字節(jié))，適用于一些數(shù)據(jù)量不大但需永久保存的場合。內部存儲器采用I2C總線接口，與24C16的性能完全相同。I2C總線的特性與操作如下：
I2C總線協(xié)議
IIC總線協(xié)議定義了以下特性：
(1)只能在總線空閑時起動數(shù)據(jù)傳輸。
(2)在數(shù)據(jù)傳輸過程中，當時鐘線為高電平時，數(shù)據(jù)線必須保持穩(wěn)定狀態(tài)，不允許有變化。時鐘線為高電平時，數(shù)據(jù)線上的跳變看作總線的起始或停止條件。時鐘線為低電平時，數(shù)據(jù)線允許發(fā)生變化。

起始條件
起始條件在所有命令執(zhí)行之前產生，當SCL處于高電平時，SDA從高到低的跳變定義為起始條件。CAT1161監(jiān)視SDA和SCL線，在起始條件沒有被滿足之前不會做出響應。
停止條件
當SCL處于高電平時，SDA從低到高的跳變定義為停止條件，一旦停止條件產生，所有操作停止。
起始條件和停止條件由主器件產生，起始條件之后，總線被認為處于忙狀態(tài)，停止條件后。總線被認為處于閑狀態(tài)。下圖是起始條件和停止條件的時序圖。


器件尋址
CAT1161內部有16K位的EEPROM，即2048字節(jié)，I2C總線使用以下方法進行訪問。
主器件發(fā)送起始條件后，接著再發(fā)送請求訪問的從器件地址，8位從器件地址的高4位固定為1010，接下來的3位(表2中A10—A8)定義存儲器的地址，對于CAT1161來說這3位為高地址位，從器件地址的最后1位(最低位)用來指定執(zhí)行的是寫還是讀操作，這一位為1時執(zhí)行讀操作，為0時執(zhí)行寫操作。主器件發(fā)送完起始條件和從器件地址字節(jié)后，CAT1161對總線進行監(jiān)控，當它的地址與發(fā)送來的從地址相匹配時做出應答，拉低SDA線，然后CATl161根據(jù)R／W一位的值決定執(zhí)行讀還是寫操作。下一字節(jié)為低8位地址，高3位和低8位組成的11位地址剛好尋址2048字節(jié)單元。

應答
一次數(shù)據(jù)成功傳輸后，每個接收器都必須產生一個應答信號。應答器件在第9個時鐘周期將SDA線拉低。表明它已接收完8位數(shù)據(jù)。在接收完起始條件和從器件地址后，CATl 161產生 一個應答信號。若CAT1161被選中且執(zhí)行的是寫操作，則每接收完一個字節(jié)都產生應答信號。當CAT1161開始一次讀操作時，每發(fā)送8位數(shù)據(jù)后監(jiān)控數(shù)據(jù)線，等待應答，一旦接收到應答信號，CATl 161繼續(xù)發(fā)送下一個數(shù)據(jù)，如果主控器不產生應答，CAT1161器件將停止數(shù)據(jù)傳輸，等待停止條件的到來。圖4為應答時序圖。

寫操作
CAT1161的寫操作有2種：字節(jié)寫和頁面寫。
字節(jié)寫：每次在指定位置寫入1個字節(jié)數(shù)據(jù)(高位在前)。首先主器件向CAT1161發(fā)送起始信號和從器件地址(最低位置0)之后，然后等待應答信號，當應答信號來到之后發(fā)送地址的低字節(jié)，用以指定數(shù)據(jù)寫到哪一個地址單元中，然后再次等待應答信號，當應答信號到來之后立即發(fā)送待寫入的數(shù)據(jù)，當此次的應答信號來到之后發(fā)送停止信號。CAT1161進入寫周期。在寫周期內，CAT1161不響應任何操作。圖5是字節(jié)寫的時序圖。
頁寫：頁寫和字節(jié)寫操作很類似，只是主器件在完成靠前次數(shù)據(jù)傳送之后，不發(fā)送停止信號，而是繼續(xù)發(fā)送待寫入的數(shù)據(jù)。在每一個數(shù)據(jù)被寫入之后，CAT1161都會發(fā)送出一個應答信號，主器件接收到這個應答信號之后即可進行下一次數(shù)據(jù)傳送。當全部數(shù)據(jù)傳送完成之后，再發(fā)送停止條件，結束整個數(shù)據(jù)傳送過程。CAT1161支持16字節(jié)的頁寫。圖6是頁寫的時序圖。



各引腳功能詳細解釋
WP-寫保護

若該管腳與VCC相連，則整個存儲器陣列進入寫保護狀態(tài)，只能讀。當管腳與GND相連或懸空時，可以對器件進行正常的讀／寫操作。RESET、RESET：復位I／O它們是開漏輸出結構，作為復位觸發(fā)輸入端，一旦在這兩個管腳上產生復位條件，器件起動工作，并將復位條件維持約200rns。RESET腳必須通過一個下拉電阻連接。而RESET必須通過一個上拉電阻連接。

SDA：串行數(shù)據(jù)

FC雙向串行數(shù)據(jù)管腳，用于發(fā)送器件數(shù)據(jù)或從器件外接收數(shù)據(jù)。SDA管腳是開漏輸出結構，可與其它開漏極或集電極開路輸出進行線或。如果在1.6S之內SDA線上無數(shù)據(jù)傳輸，看門狗定時器溢出。

SCL：串行時鐘

I2C串行時鐘輸入，串行時鐘由主器件提供，一般為單片機。

與單片機的連接
CAT1161采用I2C總線結構，與單片機連接較簡單。對于高電平復位有效的單片機，將CAT1161的7腳通過一個10K的電阻下拉到地，然后連接至單片機復位引腳，圖
中所示為AT89S52的9腳。

對于低電平復位有效的單片機，將2腳通過一個10K的電阻上拉至電源，然后連接至復位引腳即可。I2C總線結構的EEPROM存儲器通過SDA和SCL線進行尋址讀寫，由于AT89S52的P1口內部帶弱上拉，SDA和SCL線上沒有接上拉電 阻，如果單片機的IO口沒有上拉電阻，必須外接上拉電阻，兩個上拉電阻一般選4K7或10k。


電源的監(jiān)控和復位
CAT1161精確復位控制器可以保證在掉電條件和電壓上升／下降條件下系統(tǒng)工作的正確性。復位配置成開漏輸出，電壓上升時，RESET輸出高電平復位信號，直至VCC上升到門檻值VTH后大約200ms，之后器件停止驅動復位輸出端。這時，復位輸出端被各自的上拉／下拉電阻將電平拉高／低。在電源掉電時，VCC下降到VTH值后，RESET端將產生有效輸出，只要VCC>1．0V，RESET將一直保持有效RESET。復位管腳是一個I／O口，因此，CATll61可作為一個信號條件電路來實現(xiàn)外部手動復位。管腳作為輸入口使用時，復位信號為邊沿觸發(fā)，也就是說當檢測到一個由低到高的跳變時，CAT1161的RESET輸入就觸發(fā)一次復位，同樣，在檢測到一個由高到低的跳變時，／RESET輸入觸發(fā)一次復位。

CAT1161具有5個復位門檻電壓，分另0為4．50～4．75V、4．25～4．50V、3．00—3．15V、2．85～3．00V和2．55—270V。對應型號分別為CATl161—45、CAT1161—42、CAT1161—30、1161—28、CAT1l61—25，支持5V、3．3V和3V的系統(tǒng)。通常5V系統(tǒng)可選4．50—4．75V復位門檻電壓的芯片。

看門狗功能
看門狗定時器為微控制器提供了一種特別的保護。如果系統(tǒng)運行失敗，1．6秒之內無喂看門狗操作，CAT1l61就產生一個復位信號。CAT1161在SDA輸入端連接看門狗定時器，如果在1．6秒內微控制器沒有使SDA管腳電平翻轉，看門狗定時器將會溢出，使復位輸出端產生一個復位信號。SDA線上的任何跳變都將使看門狗定時器清零，在復位信號有效期間，看門狗定時器停止計數(shù)，保持清零狀態(tài)。

IIC與EEPROM
CAT1161內部有16K位的EEPROM(2048字節(jié))，適用于一些數(shù)據(jù)量不大但需永久保存的場合。內部存儲器采用I2C總線接口，與24C16的性能完全相同。I2C總線的特性與操作如下：

l2C總線協(xié)議
FC總線協(xié)議定義了以下特性：
(1)只能在總線空閑時起動數(shù)
據(jù)傳輸。
(2)在數(shù)據(jù)傳輸過程中，當時鐘線為高電平時，數(shù)據(jù)線必須保持穩(wěn)定狀態(tài)，不允許有變化。時鐘線為高電平時，數(shù)據(jù)線上的跳變看作總線的起始或停止條件。時鐘線為低電平時，數(shù)據(jù)線允許發(fā)生變化。
起始條件
起始條件在所有命令執(zhí)行之前產生，當SCL處于高電平時，SDA從高到低的跳變定義為起始條件。CAT1161監(jiān)視SDA和SCL線，在起始條件沒有被滿足之前不會做出響應。
停止條件
當SCL處于高電平時，SDA從低到高的跳變定義為停止條件，一旦停止條件產生，所有操作停止。
起始條件和停止條件由主器件產生，起始條件之后，總線被認為處于忙狀態(tài)，停止條件后。總線被認為處于閑狀態(tài)。左圖為起始條件和停止條件的時序圖。

器件尋址
CAT1161內部有16K位的EEPROM，即2048字節(jié)，I2C總線使用以下方法進行訪問。
主器件發(fā)送起始條件后，接著再發(fā)送請求訪問的從器件地址，8位從器件地址的高4位固定為1010，接下來的3位(表2中A10—A8)定義存儲器的地址，對于CAT1161來說這3位為高地址位，從器件地址的最后1位(最低位)用來指定執(zhí)行的是寫還是讀操作，這一位為1時執(zhí)行讀操作，為0時執(zhí)行寫操作。主器件發(fā)送完起始條件和從器件地址字節(jié)后，CAT1161對總線進行監(jiān)控，當它的地址與發(fā)送來的從地址相匹配時做出應答，拉低SDA線，然后CATl 161根據(jù)R／W一位的值決定執(zhí)行讀還是寫操作。下一字節(jié)為低8位地址，高3位和低8位組成的11位地址剛好尋址2048字節(jié)單元。

應答
一次數(shù)據(jù)成功傳輸后，每個接收器都必須產生一個應答信號。應答器件在第9個時鐘周期將SDA線拉低。表明它已接收完8位數(shù)據(jù)。在接收完起始條件和從器件地址后，CATl 161產生 一個應答信號。若CAT1161被選中且執(zhí)行的是寫操作，則每接收完一個字節(jié)都產生應答信號。當CAT1161開始一次讀操作時，每發(fā)送8位數(shù)據(jù)后監(jiān)控數(shù)據(jù)線，等待應答，一旦接收到應答信號，CATl 161繼續(xù)發(fā)送下一個數(shù)據(jù)，如果主控器不產生應答，CAT1161器件將停止數(shù)據(jù)傳輸，等待停止條件的到來。圖4為應答時序圖。
寫操作CAT1161的寫操作有2種：字節(jié)寫和頁面寫。

字節(jié)寫：每次在指定位置寫入1個字節(jié)數(shù)據(jù)(高位在前)。首先主器件向CAT1161發(fā)送起始信號和從器件地址(最低位置0)之后，然后等待應答信號，當應答信號來到之后發(fā)送地址的低字節(jié)，用以指定數(shù)據(jù)寫到哪一個地址單元中，然后再次等待應答信號，當應答信號到來之后立即發(fā)送待寫入的數(shù)據(jù)，當此次的應答信號來到之后發(fā)送停止信號。CAT1161進入寫周期。在寫周期內，CAT1161不響應任何操作。圖5是字節(jié)寫的時序圖。 [Page]
頁寫：頁寫和字節(jié)寫操作很類似，只是主器件在完成靠前次數(shù)據(jù)傳送之后，不發(fā)送停止信號，而是繼續(xù)發(fā)送待寫入的數(shù)據(jù)。在每一個數(shù)據(jù)被寫入之后，CAT1161都會發(fā)送出一個應答信號，主器件接收到這個應答信號之后即可進行下一次數(shù)據(jù)傳送。當全部數(shù)據(jù)傳送完成之后，再發(fā)送停止條件，結束整個數(shù)據(jù)傳送過程。CAT1161支持16字節(jié)的頁寫。圖6是頁寫的時序圖。

寫保護
寫保護特性允許用戶對存儲器進行保護，禁止對非易失性存儲器陣列的編程。如果WP管腳與VCC相連，整個存儲陣列被保護，只可對其進行讀操作。此時CAT1161可以接收從地址和字節(jié)地址，在接收完第1個字節(jié)后，器件不發(fā)送應答信號來實現(xiàn)禁止對存儲單元的編程。
讀操作
除R／W位為1外，CAT1161讀操作的起動與寫操作完全一樣。讀操作包含3種方式：立即／當前地址讀、選擇／指定位置讀和連續(xù)讀。
立即／當前地址讀
立即／當前地址讀一般是和其它2種讀操作結合起來使用。CAT1161芯片內部有1個地址計數(shù)器，它會保留接收到的最后1個地址并且自動加1，所以當使用當前地址讀時，芯片讀出的是前1個寫入地址的下一個地址。當前 地址讀的操作步驟如下：發(fā)送起始信號和對應的從器件地址(最低位為1，表示讀)，在收到應答信號之后就可以開始接收數(shù)據(jù)，接收完數(shù)據(jù)后不應答，再發(fā)送一個停止條件。圖7為立即／當前地址讀的時序圖。

選擇，指定位置讀
選擇／指定位置讀是指定1個需要讀取的地址單元，對其進行讀取。其操作步驟是首先給出1個啟動信號，然后給出從器件地址(最低位為O，表示寫)，在接收到應答信號之后發(fā)送1個指定的器件內部地址(地址低8位)，然后等待應答，當應答到來的時候不發(fā)送停止信號而是發(fā)送1個啟動信號和1個從器件地址(最低位為1，表示讀)。當收到應答信號時，就可以接收到需要讀取位置的字節(jié)數(shù)據(jù)，接收完成之后發(fā)送1個停止信號。圖8為選擇\旨定位置讀的時序圖。

連續(xù)讀
連續(xù)讀可以由選擇讀或者當前地址讀起動。接收器件收到1個數(shù)據(jù)之后，不發(fā)送停止信號，而是發(fā)送1個應答信號．以示需要更多的數(shù)據(jù)。
CAT1161接收到這個應答信號之后，自動把地址加1，然后繼續(xù)發(fā)送該地址對應的數(shù)據(jù)，直到接收器件不發(fā)送應答信號，而是1個停止信號。需要注意的是，CAT1161在沒有接收到應答信號而是接收到一個停止信號之后，就立即停止向外部送數(shù)據(jù)。連續(xù)讀過程中，當?shù)刂酚嫈?shù)器的值超過了器件的最大地址之后(2047)。會自動溢出，從最低地址開始送數(shù)據(jù)。圖9為連續(xù)讀的時序圖。
I2C總線程序設計
在編寫程序訪問I2C總線器件時，必須嚴格按照總線標準進行，具體可參閱各器件的數(shù)據(jù)手冊。有的單片機內部帶I2C總線接口，沒有I2c總線接口的單片機可以使用模擬方法實現(xiàn)。有需要模擬FC總線讀寫程序者可與我聯(lián)系，郵箱為：hu8848@sina.com胡曉華