上拉電阻和下拉電阻是用接在數(shù)字電路中輸入端口或輸出端口的電阻。

上拉電阻一般是一端接電源，一端接芯片管腳的電阻，“上拉”就是將不確定的信號(hào)通過一個(gè)電阻鉗位在高電平，電阻同時(shí)起限流作用；下拉電阻一般是指一端接芯片管腳一端接地的電阻?！跋吕笔菍⒉淮_定的信號(hào)通過一個(gè)電阻鉗位在低電平。

“上拉”是對(duì)器件注入電流，“下拉”是輸出電流，電流強(qiáng)弱只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分。有些芯片內(nèi)部集成了上拉電阻，所以外部就不用上拉電阻了。但是有一些開漏的，外部必須加上拉電阻。

上拉電阻和下拉電阻的作用：
1、一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。
2、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！
3、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻以降低輸入阻抗， 提供泄荷通路。
4、當(dāng)TTL電路驅(qū)動(dòng)CMOS電路時(shí)，如果電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V）， 這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
5、OC門電路必須使用上拉電阻，以提高輸出的高電平值。
6、為增強(qiáng)輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。
7、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限，增強(qiáng)抗干擾能力。
8、提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。
9、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上、下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則:
1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。
2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。
3、對(duì)于高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理。

在電路中，對(duì)于上拉電阻和下拉電阻來說，只針對(duì)輸入端口與輸出端口，其他都不算，具體還要看電路，不能一看到電阻一只引腳與IC相連，另外一只引腳于電源或者地相連就認(rèn)為是上拉電阻或者下拉電阻。